

Diseño e Implementación de un Beamformer Transmisor en una FPGA

Daniel Camejo Rodríguez, Elkin García, Roberto Bustamante Miller

Resumen—En este trabajo se presentan los resultados del diseño e implementación de un Beamformer de antenas transmisoras en una FPGA Spartan-3 de Xilinx. Para el cálculo de los pesos complejos de las antenas se utilizó el método de muestreo en frecuencia de Woodward-Lawson. La descripción VHDL se realizó por medio de la herramienta Xilinx System Generator.

El estudio se centra en la direccionalidad del arreglo y en su comportamiento para diferentes frecuencias. Se presentan los resultados de un sistema de prueba, implementado con emisores de ultrasonido a una frecuencia de 40kHz.

Index Terms—Beamformer, Arreglo de Antenas, Woodward-Lawson, Direccionalidad, FPGA, Xilinx System Generator.

I. INTRODUCCIÓN

UNA antena típica, conformada por un único elemento, posee un patrón de radiación estático, que depende exclusivamente de la geometría de la antena y la única forma de redirigirlo es moverla físicamente para que ésta apunte hacia la dirección deseada. En la mayoría de los casos realizar este movimiento no es conveniente. Por el contrario, a un arreglo de antenas idénticas, al que electrónicamente se le controla la fase y la amplitud de cada elemento individual, es posible dirigirle su patrón de radiación total hacia una o varias direcciones deseadas, evitando así tener que mover físicamente la antena. Esta operación de combinar linealmente la respuesta de cada uno de los M elementos individuales, basado en un vector de pesos complejos a_m , para obtener una respuesta total, con ciertas características deseadas, es conocida como Beamforming [1] [2] [3].

En este documento se presenta el diseño de una arquitectura hardware para un beamformer y el análisis de su implementación a partir de simulaciones, junto con los resultados de un sistema de prueba. Se presentan resultados de direccionalidad del arreglo y se busca determinar el alcance del diseño implementado en una FPGA Spartan 3 de Xilinx. En los trabajos de Barrera G. C. [4] y de Amaya P. A. [5] se diseñaron prototipos de Beamformers receptores que trabajan con audio-frecuencia.

Una de las características de esta FPGA que hace que se haya utilizado para la implementación, es su alta capacidad computacional comparada con su bajo precio. Esta característica se ve reflejada en que la familia Spartan-3 posee el menor costo por lógica (CPL) del mercado a la fecha [6].

Para realizar la descripción VHDL se utilizó la herramienta Xilinx System Generator 9.1® (XSG) en conjunto con los programas Simulink® y MATLAB®.

Dada la amplitud y la complejidad del problema a abordar, se determinaron las siguientes restricciones: El análisis de la

implementación del beamformer se enfoca en la direccionalidad del arreglo, mas no en su ganancia. No se consideran obstáculos ni fuentes de interferencia. El arreglo utilizado es lineal y con distancia entre antenas d constante, por lo tanto solo se trabaja en las dimensiones r y ϕ de las coordenadas cilíndricas, no se trabaja en la dimensión z .

Este documento está organizado de la siguiente manera: En la sección II se revisan los conceptos básicos de Beamforming, el diseño de filtros FIR por el método de Woodward-Lawson y una breve introducción a la herramienta XSG. En la sección III se presenta la arquitectura hardware diseñada. En la sección IV se presentan los resultados de la simulación post-síntesis y el análisis del alcance del diseño. En la sección V se presentan los resultados de la implementación de un sistema de prueba, basado en transmisión de ultrasonido. Finalmente en la sección VI se presentan las conclusiones y las posibles ampliaciones y mejoras del sistema desarrollado, a partir de los resultados obtenidos.

II. PRELIMINARES

A. Beamforming y Dualidad Tiempo-Espacio

El efecto completo de un arreglo de antenas idénticas es el de modificar el patrón de radiación de cada antena individual $F(k)$, por un factor $A(k)$ que incorpora todos los desfases y las amplitudes de los respectivos coeficientes a_m de los elementos del arreglo. Así el patrón de radiación total está dado por las ecuaciones 1 y 2 [7].

$$F_{tot}(k) = A(k)F(k) \quad (1)$$

$$A(k) = a_0 e^{jk \cdot d_0} + a_1 e^{jk \cdot d_1} + a_2 e^{jk \cdot d_2} + \dots \quad (2)$$

En el diseño de los arreglos de antenas hay dos parámetros principales que determinan su comportamiento: la distribución espacial de las antenas y los pesos a_m que le sean asignados. Para este trabajo solo se consideran los arreglos lineales uniformemente distribuidos [2].

La distancia entre antenas d es un factor de diseño determinante de la direccionalidad del arreglo, si se desea que éste sea dirigible entre $0^\circ \leq \phi \leq 180^\circ$ se requiere que $d/\lambda \leq 1/2$, limitado únicamente por la apertura de las antenas individuales. Si el arreglo tienen $d/\lambda = 1/2$ es llamado arreglo lineal estándar [2].

En el caso de arreglos lineales de antenas uniformemente espaciados, los métodos de diseño son los mismos utilizados para el diseño de filtros digitales no recursivos FIR (Finite Impulse Response). Esta propiedad se debe a la dualidad que existe entre el procesamiento de señales en tiempo discreto y




Figura 1: Arquitectura General

el procesamiento por medio de arreglos de espacio discreto, resumida en la Tabla I [7].

Tabla I: Dualidad entre el procesamiento de señales en el dominio del tiempo y el dominio del espacio

Tiempo Discreto	Espacio Discreto
Intervalo de muestreo T	Intervalo de muestreo d
Frecuencia Ω	Número de Onda $k_x = k \cdot \cos\phi$
Frecuencia digital $\omega = \Omega T$	Número de Onda dig. $\Psi = kd \cdot \cos\phi$
Respuesta en Frecuencia $A(\omega)$	Factor del Arreglo $A(\Psi)$

III. ARQUITECTURA

En la Figura 1 se aprecia la arquitectura diseñada, de acuerdo a la plantilla Pirbhai-Hatley [8]. Ésta se encuentra distribuida de la siguiente manera: Un módulo de Control, dos módulos de procesamiento de datos (Weights Generator, Beamformer), un módulo de procesamiento de salida (D/A Converter & Power Stage) y un módulo de servicio (Timer).

El módulo Weights Generator se encarga de calcular los pesos complejos de cada una de las antenas en magnitud y fase, a partir del patrón de radiación deseado. El módulo Beamformer se encarga de generar la portadora respectiva de cada una de las antenas a determinada frecuencia, basado en los pesos complejos previamente calculados.

La descripción VHDL se realizó haciendo uso de la herramienta Xilinx System Generator 9.1® (XSG) que actúa en conjunto con los programas Simulink® y MATLAB®. En [9] se encuentra la información detallada acerca de esta herramienta.

A. Weights Generator

Este módulo implementa el cálculo de los coeficientes del arreglo, utilizando el método de muestreo en frecuencia de Woodward-Lawson, para obtener información sobre éste, consultar [7] y [10]. En la Figura 2 se muestra el diseño de la arquitectura de este módulo. Su componente principal es el módulo IFFT Serial, basado en el bloque FFT v3.2 que viene incluido dentro del Xilinx Blockset de XSG 9.1. Dentro de las posibles configuraciones del bloque FFT v3.2 se utilizó la implementación Pipelined Streaming I/O. En este bloque solo se permite el cálculo de la IFFT para un número de muestras potencia de dos, por lo tanto se decidió tomar 16 muestras del patrón deseado [11].




Figura 2: Weights Generator




Figura 3: Beamformer

B. Beamformer

Este módulo se encarga de sintetizar las ondas seno a la frecuencia deseada, con los respectivos pesos calculados por el módulo Weights Generator. En la Figura 3 se muestra su diseño. Éste está compuesto principalmente por dos módulos:

El primero es el Multiplexed Sine Generator with Phase Shift, que está basado en el sintetizador de ondas DDS v5.0, incluido en el Xilinx Blockset de XSG 9.1. Éste se encarga de generar las seis ondas seno, multiplexadas en tiempo, con las respectivas fases calculadas previamente.

El segundo es el Multiplexed Multiplier, éste se encarga de tomar la señal que contiene las ondas multiplexadas y multiplicarla por una señal que contiene las amplitudes multiplexadas, por medio de un multiplicador embebido. Posteriormente el resultado se demultiplexa y se ajusta, de tal forma que se obtienen las salidas con una resolución de 8 bits sin signo (para la máxima amplitud), con offset de $(128)_2$, amplitud variable entre $(0)_2$ y $(128)_2$ y fase variable entre $-\pi$ y π , con una resolución de 8 bits con signo.

C. Resultados de la Síntesis

Se decidió implementar el diseño en una FPGA Spartan-3 1000k. En la Tabla II se encuentra el porcentaje utilizado para una implementación con 16 puntos de muestreo y 6 canales de salida.

Los porcentajes de uso de los recursos de la FPGA sugieren que la arquitectura diseñada se puede escalar para ampliar las características del sistema. Este espacio extra se puede explotar especialmente en el módulo Weights Generator, buscando la implementación de otro método de diseño de filtros FIR o mejorando el método actualmente implementado, por ejemplo, utilizando otro tipo de ventana con el fin de reducir el

Tabla II: Porcentaje utilizado de una FPGA Spartan-3 1000k para una implementación con 16 puntos de muestreo y 6 canales de salida

	Total	% Utilizado
4 Input LUTs	15360	16 %
18x18 Mults	24	29 %
Block RAMs	24	20 %
Package - User I/O	173	41 %

tamaño de los sidelobes, o tomando mas muestras del patrón de radiación deseado para obtener mayor precisión en la direccionalidad. El espacio extra también se puede utilizar en la ampliación del módulo Beamformer, aunque hay que tener en cuenta que el número de salidas de este bloque influye directamente en la frecuencia máxima de respuesta del sistema, por lo tanto la ampliación de este bloque está limitada por el tipo de aplicación deseada. Este tema está tratado en la subsección IV-B.

IV. SIMULACIONES Y ALCANCE

A. Direccionalidad del arreglo

Para las siguientes simulaciones se utilizó una frecuencia base de $40kHz$ (a no ser que se especifique lo contrario), considerando el caso del arreglo lineal estándar ($d = \lambda/2$) de seis elementos, y tomando 16 muestras del patrón de radiación deseado:

Con 16 muestras, los ángulos ϕ a los que se puede apuntar son: $29^\circ, 41^\circ, 51^\circ, 60^\circ, 68^\circ, 76^\circ, 83^\circ, 90^\circ, 97^\circ, 105^\circ, 112^\circ, 120^\circ, 129^\circ, 139^\circ, 151^\circ$ y 180° , determinados por la ecuación 4, cabe resaltar que estos ángulos no están igualmente espaciados debido a la relación no lineal entre Ψ y ϕ . A continuación se presentan algunas respuestas del arreglo para diferentes casos de direcciones deseadas:

Por medio de la simulación se determinó que el tiempo de respuesta teórico del sistema, desde que se le da el pulso de Load Desired Pattern hasta que se ve el respectivo cambio en las salidas es de $25,7\mu s$, este tiempo determina con que frecuencia se puede redirigir el patrón de radiación a una dirección deseada.

En la figura 4a se muestra la respuesta del arreglo para tres casos unidireccionales: $\phi_p = 90^\circ, \phi_p = 120^\circ, \phi_p = 41^\circ$. En la figura 4b se muestra la respuesta del arreglo para dos casos bidireccionales: $\phi_{p1} = 90^\circ, \phi_{p2} = 120^\circ$ y $\phi_{p1} = 41^\circ, \phi_{p2} = 139^\circ$.

De los casos anteriores se puede concluir que la precisión en la direccionalidad del arreglo depende principalmente del número de muestras que se tomen del patrón de radiación deseado. El aumento de éstas implicaría un mayor uso de los recursos de la FPGA pero no representa ningún cambio en la arquitectura. También se puede resaltar que no es necesario apuntar hacia una dirección específica sino que se pueden mezclar a discreción. En algunos casos se aumenta el tamaño de los Sidelobes, pero este efecto se puede reducir en gran parte si se escoge otro tipo de ventana diferente a la rectangular [10] [7].




Figura 4: Respuesta del Arreglo para Diferentes Casos de Direccionalidad

B. Frecuencia Máxima de Respuesta

Para determinar la frecuencia máxima de respuesta del sistema hay dos parámetros que hay que tener en cuenta: El primero es la frecuencia máxima a la que puede funcionar la FPGA, y el segundo, es que es necesario evaluar el impacto que tiene el origen digital de las salidas del arreglo en las fases de las reconstrucciones análogas respectivas.

Se encontró que la frecuencia máxima del reloj para el mismo caso descrito en la Tabla II es de $57,514MHz$, según el reporte de tiempos tras la síntesis con XST. La frecuencia máxima que se puede generar con el DDS v5.0 de XSG, teniendo en cuenta que la salida es multiplexada en tiempo, está dada por la ecuación 3. Esto implica que la frecuencia máxima para un caso de $M = 6$ antenas es de $4,79MHz$. Hay que resaltar que esta frecuencia corresponde al caso extremo, determinado por el teorema de muestreo de Nyquist [1].

$$f_{out_{max}} = \frac{f_{clk_{max}}}{2M} \quad (3)$$

Teniendo en cuenta el límite máximo de $4,79MHz$, se realizaron simulaciones para determinar el efecto del tratamiento digital de las salidas del arreglo. En éstas se simuló la interferencia de las señales para un receptor situado a un radio r del centro del arreglo, entre $0^\circ \leq \phi \leq 180^\circ$. Los pasos principales del algoritmo utilizado son:

- 1) Cálculo de la distancia desde cada antena hasta un receptor a partir del ángulo ϕ , el radio r , y las distancias




Figura 5: Respuesta del arreglo para diferentes frecuencias con $\phi_p = 90^\circ$

entre antenas d .

- 2) Cálculo del desfase de cada salida en el punto donde se encuentra el receptor, a partir de las distancias anteriormente calculadas y la longitud de onda de la frecuencia transmitida.
- 3) Suma de las ondas con el respectivo desfase calculado anteriormente.
- 4) Obtención de la amplitud de la componente de la frecuencia deseada por medio de la FFT, simulando un filtro ideal en la recepción.

En la Tabla III se presentan los errores en grados de la dirección del patrón obtenido para diferentes frecuencias por medio del algoritmo anterior, junto con la distorsión armónica respectiva de las salidas. Este error de dirección se muestra más claramente en la Figura 5. Éste se debe a que el tiempo de multiplexación de las salidas en el módulo Beamformer se vuelve relevante a frecuencias del orden de la frecuencia del reloj de la FPGA, introduciendo un desfase adicional en cada onda que genera un corrimiento del patrón de radiación. Basado en estos resultados, la frecuencia máxima de funcionamiento del sistema depende de las tolerancias en grados que maneje la aplicación específica.

Tabla III: Error de dirección en grados en función de la frecuencia deseada

Frecuencia	Error en grados	Distorsión Armónica
40kHz	0°	2,26 %
100kHz	0°	3,03 %
400kHz	1°	8,99 %
1MHz	1°	21,91 %
4MHz	9°	48,64 %

V. PRUEBAS CON EMISIÓN DE ULTRASONIDO

A. Implementación

Para las pruebas experimentales se decidió implementar el arreglo utilizando emisores de ultrasonido 400ST/R160. Estos poseen una frecuencia central de $40kHz \pm 1kHz$ y un ángulo de apertura de 55° [12]. Dada la restricción del tamaño físico de los emisores, la mínima distancia que se puede lograr entre ellos es de $1,59\lambda$, tomando la velocidad del sonido como




Figura 6: Grating Lobes debido al aumento de d/λ

$340m/s$. Esta distancia implica la aparición de Grating Lobes (lóbulos no deseados del mismo tamaño que el principal) [2]. En la Figura 6 se presenta la simulación para un arreglo de seis antenas apuntando a $\phi_p = 90^\circ$ para el caso lineal estándar y el caso $d=1,59\lambda$. Como se puede ver, para este segundo caso, aparecen dos Grating Lobes en $\phi = 50^\circ$ y $\phi = 130^\circ$ aproximadamente, lo que limita la región sobre la cual se puede trabajar sin obtener réplicas a 40° , delimitada por $\phi = 70^\circ$ y $\phi = 110^\circ$.

Con 16 muestras, los ángulos ϕ a los que se puede apuntar, teniendo en cuenta la restricción de $d = 1,59\lambda$ son: $74^\circ, 76^\circ, 79^\circ, 81^\circ, 83^\circ, 86^\circ, 88^\circ, 90^\circ, 92^\circ, 95^\circ, 97^\circ, 99^\circ, 101^\circ, 104^\circ, 106^\circ$ y 108° , determinados por la ecuación 4 [7].

$$n = -\frac{Nd}{\lambda} \cos(\phi) + N + 1, \quad 0 < \phi \leq 90$$

$$n = -\frac{Nd}{\lambda} \cos(\phi) + 1, \quad 90 \leq \phi \leq 180$$
(4)

Con las restricciones anteriores, las especificaciones del arreglo son:

- Arreglo lineal uniformemente espaciado conformado por seis emisores de ultrasonido 400ST/R160.
- Muestreo del patrón de radiación deseado en 16 puntos.
- Frecuencia de emisión de 40kHz.
- Distancia entre emisores $d = 1,59\lambda$, asumiendo la velocidad del sonido como $340m/s$.
- Región de visibilidad sin réplicas entre $\phi = 70^\circ$ y $\phi = 110^\circ$.
- Distancia para pruebas de recepción de $50cm$ y $85cm$.

Ya que las salidas de la FPGA son digitales, se hizo una PCB para hacer la conversión Digital/Análogo, la amplificación y la etapa de potencia respectiva de cada emisor. Se utilizó el Spartan-3 Starter Kit Board [13] para facilitar la interfaz usuario - FPGA y FPGA - etapa análoga. En la Figura 7 se muestra una foto del montaje completo.

Para el muestreo del patrón de radiación se utilizaron los ocho Slide Switches que incluye el Spartan-3 Starter Kit Board, tal que se tuviera control sobre los ángulos: $76^\circ, 81^\circ, 86^\circ, 90^\circ, 95^\circ, 99^\circ, 104^\circ$ y 108° . Los demás ángulos se fijaron a cero. Se utilizaron dos Push Button, uno para el Reset y otro para el Load Desired Pattern.




Figura 7: Montaje Completo para el Arreglo de Ultrasonido




Figura 8: Estructura para Toma de Datos

B. Toma de Datos

En la Figura 8 se muestra un diagrama de la estructura utilizada para la toma de datos: El arreglo de emisores está fijo y el receptor se mueve radialmente por medio de un brazo adherido a un pivote que se encuentra en el medio del arreglo.

La metodología que se utilizó para realizar las mediciones de los diferentes casos estudiados se resume a continuación:

- Pasos previos a la toma de datos:
 - Ajuste de la posición de los emisores de ultrasonido.
 - Verificación de la integridad electrónica de la PCB.
 - Verificación de la comunicación entre la FPGA y la PCB.
 - Calibración en amplitud de los emisores de ultrasonido para obtener una ganancia uniforme.
 - Verificación y calibración del circuito de amplificación del receptor.
 - Ajuste mecánico del pivote, las guías de ángulos y el brazo que sostiene al receptor de ultrasonido, dependiendo del caso a medir, 50cm o 80cm .
- Toma de datos:
 - Medición de la amplitud recibida cada $2,5^\circ$, por medio del movimiento manual del brazo, haciendo uso de una etapa de amplificación y un osciloscopio.
 - Normalización de los datos obtenidos.

C. Resultados

En la Figura 9a se muestran los resultados obtenidos a 50cm y a 85cm comparados con la respuesta ideal, para un $\phi_p = 90^\circ$. Para obtener estas gráficas se muestreó el patrón de radiación cada 5° y se interpoló utilizando la función `interp1(...'splines')` de Matlab. En las Figuras 9b y 9c se presentan otros dos casos, para $\phi_p = 81^\circ$ y $\phi_p = 104^\circ$.

En la Tabla IV se presenta la raíz cuadrada del error cuadrático medio para diferentes casos de direccionalidad. Para estos cálculos se compararon las amplitudes teórica y experimental, normalizadas al cuadrado, cada 5° en el intervalo entre 70° y 110° .

Tabla IV: Raíz Cuadrada del Error Cuadrático Medio (RMSE) para Diferentes Casos de Direccionalidad

Dirección	RMSE
$\phi_p = 90^\circ$ a 50cm	0,0722
$\phi_p = 90^\circ$ a 85cm	0,043
$\phi_p = 81^\circ$ a 50cm	0,0357
$\phi_p = 86^\circ$ a 50cm	0,1931
$\phi_p = 95^\circ$ a 50cm	0,116
$\phi_p = 99^\circ$ a 50cm	0,0955
$\phi_p = 104^\circ$ a 50cm	0,2789
$\phi_p = 81^\circ$ y $\phi_p = 104^\circ$ a 50cm	0,2563

Los errores altos en el patrón de radiación obtenido se deben principalmente a pequeños corrimientos en ϕ del patrón obtenido (ej. $\phi_p = 86^\circ$ y $\phi_p = 104^\circ$), causados por las diferencias entre las respuestas individuales de cada emisor y a la dificultad en lograr un posicionamiento preciso de los emisores en el arreglo. Sin embargo, los resultados obtenidos fueron buenos, logrando RMSE en la amplitud normalizada al cuadrado de hasta 0,043 para el caso $\phi_p = 90^\circ$ a 85cm .

Uno de los principales factores que determinan el desempeño del arreglo es su estructura física. En el arreglo implementado se encontró que el patrón de radiación resultante es altamente sensible a movimientos de un emisor con respecto a los demás, por lo que hay que tomar especial cuidado en su posicionamiento físico para evitar fluctuaciones en la forma obtenida.

VI. CONCLUSIONES Y TRABAJOS FUTUROS

Se logró implementar exitosamente la arquitectura hardware propuesta para un beamformer, en una FPGA Spartan 3 de Xilinx, haciendo uso de la herramienta Xilinx System Generator para su diseño VHDL. Adicionalmente se logró hacer pruebas de direccionalidad, tanto en simulación post-síntesis como en una implementación física, utilizando transmisores de ultrasonido. También se realizó un análisis del alcance en frecuencia para esta implementación específica.

A partir de las pruebas realizadas se pudo establecer la capacidad de direccionalidad del arreglo, determinado principalmente por el número de muestras que se tomen del patrón de radiación deseado. Los mayores errores encontrados fueron del orden de 25% con respecto a los patrones obtenidos en simulación, y estos se debieron principalmente a corrimientos en ϕ causados por la estructura física del arreglo, mas no por la implementación hardware.




(a) Resultados para $\phi_p = 90^\circ$ (b) Resultados para $\phi_p = 81^\circ$ (c) Resultados para $\phi_p = 104^\circ$

Figura 9: Respuesta Experimental del Arreglo

Los resultados obtenidos dan pie a seguir investigando en este tipo de implementaciones para beamformers transmisores con el fin de aplicarlo a nuevos desarrollos, como por ejemplo en la telefonía móvil, a antenas de direccionalidad espacial va-

riable, con el fin de optimizar el uso del espectro y minimizar el consumo de energía, traduciendo en una mayor calidad del servicio. O dentro del campo de la acústica, utilizando arreglos de parlantes para redirigir el sonido hacia audiencias en posiciones específicas y minimizar el ruido y las fuentes de interferencia.

Las futuras investigaciones deberían estar enfocadas a lograr un mejor desempeño en cuanto a Sidelobes, por ejemplo en el módulo Weights Generator, utilizando una ventana diferente para truncar la IFFT del patrón de radiación muestreado, y en aumentar la frecuencia máxima del sistema, pensando en una implementación VLSI y depurando la arquitectura para minimizar los tiempos de retardo. También se debe enfocar a tomar un número mayor de muestras del patrón de radiación para obtener mayor direccionalidad, y adicionalmente se puede pensar en realizar el muestreo por medio de un módulo de mapeo más complejo que incluya regiones y amplitudes. Para futuras referencias, en el trabajo de Aik F. Eric [14] se analizan los resultados del uso de diferentes métodos de mapeo del patrón de radiación deseado.

REFERENCIAS

- [1] S. M. K. Dimitris G. Manolakis, Vinay K. Ingle, *Statistical and Adaptive Signal Processing: Spectral Estimation, Signal Modeling, Adaptive Filtering and Array Processing*. Artech House, Inc., 2005.
- [2] H. L. V. Trees, *Optimum Array Processing (Detection, Estimation, and Modulation Theory, Part IV)*. New York: John Wiley and Sons, Inc, 2002.
- [3] H. J. Visser, *Array and Phased Array Antenna Basics*. West Sussex, England: John Wiley & Sons, Ltd, 2005.
- [4] B. C. Barrera G. P., Pontificia Universidad, "Prototipo para estimación de dirección de arriba implementado en audio frecuencia," 2003.
- [5] B. C. I. E. Andrei Amaya Pulido, Universidad de los Andes, "Estudio de microfonos adaptativos, cancelación de ruido basado en la técnica de beamforming," 2004.
- [6] Xilinx, "Spartan-3 fpga 16/09/07." [Online]. Available: http://www.xilinx.com/products/silicon_solutions/fpgas/spartan_series
- [7] S. J. Orfanidis, *Electromagnetic Waves and Antennas*. Piscataway, NJ: ECE Department Rutgers University, 2004.
- [8] I. A. P. Derek J. Hatley, *Strategies for Real-Time System Specification*. Dorset House Pub, 1987.
- [9] Xilinx, "Xilinx system generator for dsp 05/11/07." [Online]. Available: http://www.xilinx.com/ise/optional_prod/system_generator.htm
- [10] A. R. P., *Filtros Digitales Lineales y no Lineales*. Bogota: Alfredo Restrepo P., 2001.
- [11] Xilinx, "System generator user guides 07/09/07." [Online]. Available: http://www.xilinx.com/support/sw_manuals/sysgen_bklist.pdf
- [12] D. Ltd, "40khz ultrasonic transmitter/receiver pair 24/08/07." [Online]. Available: <http://www.robot-electronics.co.uk/datasheets/t400s16.pdf>
- [13] Xilinx, "Spartan-3 starter kit board user guide 07/08/07." [Online]. Available: <http://ece-www.colorado.edu/lab/labdocuments/S3BOARD-rm.pdf>
- [14] T. S. o. I. T. Aik Fong Eric OH. The University of Queensland, Brisbane Australia and E. Engineering, "Smart antennas and dynamic sector synthesis," 2001. [Online]. Available: <http://innovexpo.itee.uq.edu.au/2001/projects/s804359/index.html> 17/11/07